圖9.讀取循環(huán)提供了在已采集數(shù)據(jù)返回主機(jī)之前對(duì)其進(jìn)行處理的機(jī)會(huì)。在默認(rèn)情況下，讀取回路返回原始數(shù)據(jù)。

雖然頂層FPGA VI集合了13個(gè)儀器設(shè)計(jì)庫(kù)的功能，然而在主機(jī)上對(duì)所有這些庫(kù)進(jìn)行獨(dú)立編程仍然不方便，并且此應(yīng)用層主機(jī)代碼一點(diǎn)也不像傳統(tǒng)的VSA或者VSG API。為了解決此問(wèn)題，Simple VSA/VSG項(xiàng)目樣例包含了一個(gè)附加主機(jī)層，將這些儀器設(shè)計(jì)庫(kù)集合在一個(gè)接口內(nèi)，提供了與供應(yīng)商定義的VSA/VSG API相類(lèi)似的功能。LabVIEW類(lèi)為此提供了一個(gè)方便的機(jī)制，即提供一個(gè)嚴(yán)格類(lèi)型的會(huì)話，公有和私有方法，以及一個(gè)方便的子VI圖標(biāo)頭文件保持機(jī)制。請(qǐng)注意，LabVIEW類(lèi)中面向?qū)ο蟮睦^承，并沒(méi)有用于此主機(jī)接口。

圖10.LabVIEW類(lèi)提供了一個(gè)方便的功能集合和主機(jī)接口保持機(jī)制。

這個(gè)簡(jiǎn)單的VSA/VSG樣例項(xiàng)目還提供了常見(jiàn)的RF VSA和VSG操作所用的若干個(gè)主機(jī)樣例，這些樣例說(shuō)明了如何正確使用主機(jī)接口。這些樣例涵蓋頻域和I/Q采集；CW和基于序列的波形發(fā)生；以及多輸入多輸出（MIMO）同步。

圖11.一些主機(jī)樣例說(shuō)明了Simple VSA/VSG項(xiàng)目樣例使用基于類(lèi)的主機(jī)接口的方法

簡(jiǎn)單VSA/VSG項(xiàng)目樣例包含極多功能，并提供了熟悉的主機(jī)接口。然而該實(shí)用工具的代價(jià)就是代碼的復(fù)雜度。具體地說(shuō)，F(xiàn)PGA上的DRAM采用基于波形的抽取，顯著增加代碼量、復(fù)雜度，以及VST FPGA資源占用。然而，并不是所有應(yīng)用均需要基于波形或者儀器數(shù)據(jù)移動(dòng)范式。一些應(yīng)用更加適合實(shí)時(shí)流數(shù)據(jù)移動(dòng)架構(gòu)。對(duì)于這些應(yīng)用，VST Streaming項(xiàng)目范例是一個(gè)更好的起點(diǎn)，自定義的自由度更廣。

圖12.VST Streaming項(xiàng)目樣例在主機(jī)和FPGA上集合了儀器設(shè)計(jì)庫(kù)，提供了一個(gè)靈活地開(kāi)發(fā)實(shí)時(shí)、低滯后信號(hào)處理和嵌入式應(yīng)用的起

VST Streaming項(xiàng)目樣例的頂層FPGA VI的架構(gòu)與簡(jiǎn)單VSA/VSG項(xiàng)目樣例相近。然而如果仔細(xì)考察，會(huì)發(fā)現(xiàn)要簡(jiǎn)單得多?？梢悦黠@看出，VST Streaming沒(méi)有代碼量極多的配置過(guò)程。配置循環(huán)也簡(jiǎn)單得多，只有一條寄存器總線而非兩條，并且所有子系統(tǒng)均包在一個(gè)子VI中。

圖13.VST Streaming項(xiàng)目樣例中的FPGA VI配置回路，只有一個(gè)寄存器總線接口，比Simple VSA / VSG要簡(jiǎn)單得多