根據標準CMOS工藝基礎上的肖特基二極管的布局及設計。首先，為了降低肖特基二極管的串聯電阻，肖特基和歐姆接觸電極之間的距離按照設計規則被設置為最小允許的距離。

其次，采用肖特基二極管布局的方法。交織式的布局為每一個串聯電阻提供了并聯連接的途徑，這是肖特基接觸的優勢所在。

5.所制作的二極管的測定結果

根據MPW,對肖特基二極管的不同部位通過三種交織方法進行標準C M O S工藝下的0.35μm制造，并對測得的結果進行了討論。

5.1 I-V的功能

基于對串聯電阻的考慮，肖特基二極管的IV功能可表示為：

其中A*是有效的理查森常數。

所測量的I-V曲線如圖2所示。

(SBD1,SBD2,SBD3分別為16,1.6,0.64μm2)通過擬合公式(3)和所測得的結果，我們可以得到實現SBD的方法，如表1的參數所示。

從表1中可以觀察到，隨著相互交織的樹木的增多，串聯電阻的阻值明顯的降低。

為實現SBD的測量，勢壘高度B的測量的統計結果如圖3所示。在所測的90個樣本中，SBD1、SBD2、SBD3各30個樣本，從而求得實現SBD的勢壘高度為0.44eV左右。

擊穿電壓是4 . 5 V左右，在今后的工作中，在正常的SBD設計與生產中，擊穿電壓可以延長一些方法的使用，例如在自對準保護環境與SBD的制造過程中，5.2 C-V的功能

下面給出了小信號肖特基二極管的結電容Cj:

其中，Nd為摻雜濃度的n-阱，Φn是費米能級之間的電位差和導帶邊緣相等于(EC-Ef)/q.

圖4顯示了測得的反向偏壓為SBD的C-V曲線。